随着通信技術的(de)快速發展，網絡資源需求的(de)增長(cháng)以及高(gāo)質量服務的(de)訴求使的(de)網絡測量尤為(wèi)重要，目前網絡測試儀大多為(wèi)國(guó)外産品且高(gāo)精度測試儀價格昂貴。基于現狀本方案設計了一(yī)種基于FPGA實現的(de)高(gāo)精度硬件測量解決方案，本方案通過主動測量的(de)方式實現，其為(wèi)針對網絡延時進行(xíng)測量，實現結構如(rú)圖1所示。其分為(wèi)軟件與硬件實現部分，軟件部分用于實現測試數據的(de)下發以及測試結果顯示功能。硬件包括數據緩存、接收控制、發送控制功能。在此方案中為(wèi)了保證軟硬件數據的(de)交互，本方案提供了軟件支撐層和(hé)DMA硬件支撐邏輯，同時為(wèi)了确保測試的(de)高(gāo)精度，測試報文的(de)時間戳使用硬件時間戳。     本方案中，通過軟件測試報文生成器生成測試報文，通過軟件支撐層下發給硬件存儲，硬件可(kě)以支撐多個數據存儲，并可(kě)以根據需求設置每個報文的(de)發送間隔。發送時軟件下發開始發送信号，則硬件根據軟件配置的(de)報文以及下發的(de)次序，按時間發送間隔逐個進行(xíng)發送。在發送時硬件記錄發送第一(yī)個報文的(de)時間戳值以及發送的(de)報文個數。待發送結束後軟件讀取相應的(de)時間戳和(hé)報文個數值。     在報文返回時，接收端記錄接收的(de)報文的(de)達到時間戳值，并将接收的(de)報文發送給軟件。軟件的(de)結果顯示模塊根據接收的(de)報文時間戳以及接收的(de)報文個數與發送時間戳及發送的(de)個數進行(xíng)比較，從而可(kě)以分析出網絡的(de)發送延時以及網絡的(de)擁塞情況。     如(rú)圖2 展示了硬件測量的(de)實現的(de)細節，本方案中硬件不僅支持測量報文的(de)轉發，同時也支持普通報文的(de)處理(lǐ)。測量報文和(hé)普通報文由解析模塊區分，當報文為(wèi)普通報文時，則可(kě)以正常轉發輸出，當為(wèi)測試報文時則進行(xíng)緩存。軟件下發每一(yī)個測量報文均攜帶一(yī)個MD信息，其中包含了當前報文相比前一(yī)個報文的(de)發送間隔。定時發送器根據發送信号開始發送第一(yī)個報文，待發送結束後判斷後續報文的(de)發送間隔，根據間隔依次發送後續報文。發送過程中由定時發送器記錄發送報文的(de)個數，以及第一(yī)個發送報文的(de)時間戳值。發送的(de)測量報文經網絡轉發後将返回給測量模塊。接收的(de)測量報文會在接收控制器添加MD信息，即接收報文的(de)硬件時間戳值。并将攜帶時間戳值得報文發送給軟件進行(xíng)計算處理(lǐ)。接收控制器會記錄接收的(de)測試報文的(de)數量。收發的(de)測試報文計數以及時間戳供軟件進行(xíng)分析網絡情況時讀取。     通過測試驗證本測量方案可(kě)以實現納秒級的(de)測量精度，且可(kě)以實現延時的(de)精度測試、網絡擁塞情況測試以及網絡傳輸延時變化測試。